1 : Conceptions VHDL. - 1. 1 bibliothèque. - 1. 2 Forfait. - 1. 3 Entité. - 1. 4 L’architecture. - 1. 5 Configuration. - 2 : Éléments primitifs 1+1 ?2. - 2. 1 Scalaires et littéraux de tableau. - 2. 2 Noms (identifiants). - 2. 3 Déclarations d’objets. - 2. 4 Expressions. - 3 : Déclarations séquentielles. - 3. 1 Instruction PROCESS. - 3. 2 Instruction d’affectation de variable. - 3. 3 Instruction d’assignation séquentielle du signal. - 3. 4 Déclaration IF. - 3. 5 Déclaration CASE. - 3. 6 Déclaration LOOP. - 3. 7 Déclaration NEXT. - 3. 8 Déclaration EXIT. - 3. 9 Instruction WAIT. - 3. 10 Instruction ASSERT. - 3. 11 Sous-programmes. - 4 : Types avancés. - 4. 1 Types étendus. - 4. 2 types composites de tableaux. - 4. 3 Enregistrements de types composites. - 4. 4 Déclaration d’alias. - 4. 5 types prédéfinis : texte et lignes. - 4. 6 types d’accès. - 5 : Signaux et assignations de signaux. - 5. 1 Les signaux structurels dans le netlisting. - 5. 2 Communication du processus. - 5. 3 Banc d’essai de connexion processus/composant. - 5. 4 Déclaration du signal. - 5. 5 Déclarations de port de signal d’entité. - 5. 6 Affectation du signal dans un processus. - 5. 7 Retard du signal. - 5. 8 Dangers liés à l’affectation séquentielle des signaux. - 5. 9 Cycle de simulation. - 5. 10 instructions de simulation et d’attente. - 5. 11 Liste de sensibilité. - 6 : Déclarations simultanées. - 6. 1 Le processus. - 6. 2 Assignations simultanées de signaux. - 6. 3 Assignations de signaux conditionnelles. - 6. 4 Assignations de signaux sélectionnées. - 6. 5 Appel de procédure simultanée. - 6. 6 Instructions BLOCK. - 7 : VHDL structurel. - 7. Instanciation de 1 composant à l’aide de la notation nommée. - 7. 2 Générer une déclaration. - 7. 3 Hiérarchie. - 7. 4 configurations. - 7. 5 Génériques. - 8 : Packages et bibliothèques. - 8. 1 Déclarations constantes. - 8. 2 Constantes différées. - 8. 3 Sous-programmes dans des paquets. - 8. 4 déclarations de composants. - 8. 5 Noms sélectionnés. - 8. 6 Déclaration USE. - 8. 7 Notes générales sur les procédures en colis. - 8. 8 forfaits de fournisseurs typiques. - 8. 9 Package IEEE 1164. - 9 : Sujets avancés : Ajouter des pommes et des oranges. -9. 1 Surcharge. - 9. 2 fonctions de résolution et plusieurs pilotes. - 9. 3 Attributs symboliques. - 10 : VHDL et synthèse logique. - 10. 1 code prêt à être synthétisé. - 10. 2 Synthèse de l’énoncé CASE. - 10. 3 POUR la synthèse d’énoncés. - 10. 4 Un additionneur 4 bits. - 10. 5 La synthèse et l’instruction WAIT. - 10. 6 machines d’état en VHDL. - 10. 7 attributs prédéfinis pour la synthèse. - Mots réservés. - Exemples d’application. - B. 1 distributeur automatique de boissons compte les nickels. - B.2 Description structurale d’une entité de conception. - B. 3 Additionneur de report d’anticipation. - Structure et syntaxe VHDL. - C. 1 Hiérarchie de conception. -Architectures. -Processus. -Sous-programmes. -Paquets. - C. 2 déclarations simultanées. - Instruction de blocage. - Instruction d’instanciation de composant. - Déclaration d’assertion simultanée. - Appel de procédure simultanée. - Instruction d’assignation simultanée du signal. - Générer une déclaration. - Énoncé du processus. - C. 3 Déclarations séquentielles. - Déclaration d’assertion. - Énoncé de cas. - Déclaration de sortie. - Instruction if. - Instruction de boucle. - Énoncé suivant. - Instruction nulle. - Instruction d’appel de procédure. - Instruction de retour. - Énoncé d’attribution de signal. - Instruction d’affectation de variable. - Instruction d’attente. - C. 4 Spécifications. - Spécification de l’attribut. - Spécification de configuration. - C. 5 Clauses de bibliothèque et d’utilisation. - Clause LIBRARY. - Clause USE. - C. 6 Déclarations. - Déclaration d’alias. - Déclaration d’attribut. - Déclaration du composant. - Déclaration constante. - Déposer une déclaration. - Déclarations de signaux. - Déclaration de sous-programme. - Corps du sous-programme. - Déclaration de sous-type. - Déclaration de type. - Déclaration de variable. - C. 7 unités de bibliothèque. - Corps d’architecture. - Déclaration de configuration. - Déclaration de l’entité. - Corps de l’emballage. - Déclaration du colis. - C. 8 attributs prédéfinis. - Attributs liés au tableau. - Attributs du signal. - Attributs liés au type. - Nouveaux attributs dans VHDL 92. - C. 9 Emballage STANDARD. - C. 10 TEXTIOPackage. Langue : Anglais