1. Présentation et concepts VHDL. - 1. 1 Qu’est-ce que VHDL. - 1. 2 Niveau de descriptions. - 1. 3 Exigences en matière de méthodologie et de style de codage. - 1. 4 types VHDL. - 1. 5 classes d’objets VHDL. - 1. 6 unités de conception vhdl. - 1. 7 Compilation Élaboration Simulation. - 2. Éléments de langage de base. - 2. 1 Éléments lexicaux. - 2. 2 Syntaxe. - 2. 3 Types et sous-types. - 2. 4 Classer. - 2. 5 Attributs. - 2. 6 Pseudonymes. - 3. Structures de contrôle. - 3. 1 Classification de l’expression. - 3. 2 Structures de contrôle. - 4. Pilotes. - 4. 1 Fonction de résolution. - 4. 2 pilotes. - 4. 3 ports. - 5. Synchronisation VHDL. - 5. 1 Attributs du signal. - 5. 2 L’instruction d’attente. - 5. 3 Moteur de simulation. - 5. 4 Modélisation avec les retards delta. - 5. 5 Retard d’inertie / de transport. - 6. Éléments de l’entité/de l’architecture. - 6. 1 Entité VHDL. - 6. 2 Architecture Vhdl. - 7. Sous-programmes. - 7. 1 Définition du sous-programme. - 7. 2 Règles et lignes directrices du sous-programme. - 7. 3 Surcharge du sous-programme. - 7. 4 fonctions. - 7. 5 Fonction de résolution. - 7. 6 Surcharge de l’opérateur. - 7. 7 Procédure concurrente. - 8. Paquets. - 8. 1 paquet. - 8. 2 Paquet Textio. - 8. 3 Ordre de compilation. - 9. Attributs, spécifications et configurations définis par l’utilisateur. - 9. 1 Déclarations d’attributs. - 9. 2 attributs définis par l’utilisateur. - 9. 3 Spécifications. - 9. 4 Spécification de configuration. - 9. 5 Déclaration de configuration. - 10. Modèles fonctionnels et bancs d’essai. - 10. 1 Modélisation FM/BFM. - 10. 2 Modélisation sur banc d’essai. - 11. Projet UART. - 11. 1 Architecture UART. - 11. 2 Banc d’essai UART. - 12. Vital. - 12. 1 Vital. - 12. 2 Caractéristiques essentielles. - 12. 3 Modèle vital. - 13. Concevoir pour la synthèse. - 13. 1 Méthodologie de synthèse. - 13. 2 Constructions pour la synthèse. - 13. 3 Partage des ressources. - Annexe A : Résumé de la syntaxe de vhdl ?93 et vhdl ?87. - Annexe B : Norme d’emballage. - Annexe C : Texte du package. - Annexe D : Trousse Std_Logic_1164. - Annexe E : Attributs prédéfinis vhdl. Langue : Anglais