1. La position des broches d'alimentation d'un côté a été ajustée. La version V1.3 est compatible avec la version V1.2 et n'est plus compatible avec la version V1.1. 2. Le modèle de la puce d'alimentation TI a été ajusté. 3. La broche CLK a été adaptée à la broche d'horloge SRCC (compatible avec davantage de cœurs IP). Remarque : une légère différence de couleur n'affecte pas l'utilisation. Merci de votre compréhension ! Ressources de la carte : Puce principale 7020 (puce de qualité industrielle) 512 Mo de DDR3 Emplacement pour carte TF QSPIFLASH A16 Mo (peut être utilisé pour le démarrage) EEPROM 2 Ko (PL) Deux LED (PL) Deux boutons (PL) + un bouton de réinitialisation POR Un UART (PL) Un téléchargeur XILINX intégré Un USB peut être utilisé comme esclave USB ou hôte USB 10. Sorties : 68 GP10 (sorties toutes depuis l'extrémité PL) (34 groupes), toutes connectées par paires avec des lignes différentielles de longueur égale. Un côté de la BANK est alimenté indépendamment et sa tension est réglable par résistances. Gigabit Ethernet (connecté à l'extrémité PL) Interface de sortie : SP : écran vertical de 1,47 pouce (172 x 320) ou SP2 : écran carré de 1,3 pouce (240 x 240) (connecté à l'extrémité PL). La PL est connectée à un oscillateur à quartz actif de 50 M. L'USB et le téléchargeur sont connectés à des dispositifs de protection électrostatique ESD. Une carte plaquée or 8 couches est compatible. Couleur : conforme à l'image. Matériau : métal. Contenu de l'emballage : 1 carte de développement système minimale. Contenu de l'emballage ci-dessus uniquement ; les autres produits ne sont pas inclus. Remarque : la réflexion de la lumière et les différents affichages peuvent entraîner une légère différence de couleur entre l'image et le produit réel. Une marge d'erreur de mesure de +/- 1 à 3 cm est possible.